Le PCI Special Interest Group (PCI SIG) a publi\u00e9 la premi\u00e8re version officielle de la sp\u00e9cification PCIe Gen 7.0, qui inclut toutes les modifications apport\u00e9es \u00e0 la sp\u00e9cification Gen 7 par rapport \u00e0 PCI Gen 6.<\/p>\n\n\n\n
La Gen 7 est la prochaine r\u00e9vision de PCI Express apr\u00e8s la Gen 6. Si vous pensiez que la Gen 6 \u00e9tait d\u00e9j\u00e0 tr\u00e8s rapide, la Gen 7 doublera la bande passante de la Gen 6, permettant des vitesses de transfert de donn\u00e9es allant jusqu'\u00e0 128 GT\/s. Cela signifie qu'un emplacement PCIe Gen 7 x16 peut transf\u00e9rer de mani\u00e8re bidirectionnelle jusqu'\u00e0 512 Go\/s du processeur vers une carte d'extension compatible Gen 7 et vice versa.<\/p>\n\n\n\n
Bien que la g\u00e9n\u00e9ration 7 ait consid\u00e9rablement augment\u00e9 la bande passante par rapport \u00e0 son pr\u00e9d\u00e9cesseur, elle utilise certaines des fonctionnalit\u00e9s que la g\u00e9n\u00e9ration 6 utilise d\u00e9j\u00e0 aujourd'hui, notamment la signalisation PAM4 et l'encodage en mode flit 1b\/1b. Cela rend la conception architecturale de la Gen 7 \u00e9tonnamment similaire \u00e0 celle de la Gen 6, ce qui pourrait acc\u00e9l\u00e9rer son adoption par les fabricants d\u00e9j\u00e0 exp\u00e9riment\u00e9s dans les d\u00e9ploiements de la Gen 6.<\/p>\n\n\n\n
La transition de PCIe 4.0 \u00e0 5.0 a doubl\u00e9 le taux de transfert de donn\u00e9es en augmentant la fr\u00e9quence du bus, ce qui a introduit de nouvelles limitations telles que la r\u00e9duction de moiti\u00e9 environ de la longueur de la trace. Cela signifiait que les appareils devaient \u00eatre rapproch\u00e9s pour maintenir l\u2019int\u00e9grit\u00e9 du signal, et qu\u2019il y avait une demande pour des plaques de base plus \u00e9paisses et des mat\u00e9riaux plus robustes.<\/p>\n\n\n\n
La nouvelle interface PCIe 6.0 double \u00e0 nouveau le d\u00e9bit, mais celui-ci est augment\u00e9 en passant au codage PAM-4 depuis NRZ au lieu d'augmenter la fr\u00e9quence, de sorte que les exigences de port\u00e9e\/distance restent \u00e0 peu pr\u00e8s les m\u00eames. Cependant, le codage PAM-4 est plus sensible aux erreurs, de sorte que le taux d'erreur a augment\u00e9 malgr\u00e9 l'ajout de la correction d'erreur directe (FEC). Si la bande passante a doubl\u00e9, le taux d\u2019erreur a \u00e9galement augment\u00e9, r\u00e9duisant ainsi la bande passante effective.<\/p>\n\n\n\n
Nous ne verrons pas PCIe Gen 7 avant longtemps, m\u00eame apr\u00e8s ses d\u00e9buts en 2025. Il faut g\u00e9n\u00e9ralement plusieurs ann\u00e9es pour que ces technologies de pointe soient largement accessibles aux consommateurs. Dans un premier temps, nous ne les verrons que dans les entreprises ou les environnements serveurs.<\/p>\n