Huawei kündigt die Suche nach einem 1,4-Nanometer-Prozess mit neuer „Stacking“-Technologie an.

Huawei hinkt in der Prozessorproduktion weiterhin den weltweit führenden Herstellern wie TSMC, Samsung Foundry und Intel hinterher. Obwohl diese technologische Lücke noch einige Zeit bestehen bleiben wird, dürfte sich die Situation bald ändern. Huawei hat offiziell einen ambitionierten Langzeitplan angekündigt, demzufolge das Unternehmen bis 2031 direkt mit TSMCs fortschrittlichem 1,4-nm-Fertigungsprozess konkurrieren will. Auch wenn Huawei dann noch etwa eine Generation zurückliegen wird, dürfte dieser Integrationsgrad mehr als ausreichend sein, um die Wettbewerbsfähigkeit des chinesischen Technologie-Ökosystems gegenüber westlichen Konkurrenten zu sichern.

Um diesen Durchbruch zu erzielen, plant Huawei den Einsatz einer Technologie namens „Logikstapelung“. Dabei handelt es sich um eine Weiterentwicklung bestehender dreidimensionaler Stapelverfahren, bei denen zwei Chips direkt übereinander platziert werden. Dieses Verfahren ermöglicht eine deutlich höhere Transistordichte auf derselben Fläche eines Siliziumwafers, ohne dass eine feinere Strukturierung erforderlich ist. Letztere erfordert hochentwickelte EUV-Lithographie (extreme Ultraviolett-Lithographie), zu der China derzeit keinen Zugang hat. Offiziellen Angaben zufolge werden die Kirin-2026-Prozessoren der nächsten Generation zu den ersten kommerziell erhältlichen Chips gehören, die diese Technologie nutzen.

Trotz der aktuellen Beschränkungen hat China Berichten zufolge mithilfe ehemaliger ASML-Ingenieure eine teilweise funktionsfähige EUV-Anlage entwickelt. Das Gerät ist noch nicht serienreif, soll aber bis 2031 voll funktionsfähig sein. In Kombination mit Huaweis laufenden Bemühungen, die 2-nm-Grenze mit Techniken wie SAQP (Self-Aligned Quadruple Patterning) zu durchbrechen, dürfte dies Huawei und SMIC ermöglichen, die 5-nm-Grenze erfolgreich zu überwinden und noch dichteres Silizium herzustellen.

Interessanterweise ging Huawei bei der Präsentation nicht auf das Kernproblem dieser Bauweise ein, nämlich die Kühlung. Das vertikale Stapeln mehrerer Chips übereinander erzeugt deutlich mehr Wärme als herkömmliche einlagige Designs.