Huawei annuncia la ricerca di un processo a 1,4 nanometri con una nuova tecnologia di "impilamento".

Huawei è ancora indietro rispetto ai principali produttori mondiali di processori, come TSMC, Samsung Foundry e Intel. Sebbene questo divario tecnologico rimarrà evidente per un certo periodo, si prevede che la situazione cambierà presto. Huawei ha annunciato ufficialmente un ambizioso piano a lungo termine, secondo il quale intende competere direttamente con l'avanzato processo produttivo a 1,4 nm di TSMC entro il 2031. Pur essendo ancora indietro di circa una generazione a quella data, questo livello di integrazione dovrebbe essere più che sufficiente a mantenere l'ecosistema tecnologico cinese pienamente competitivo con i concorrenti occidentali.

Per raggiungere questo traguardo, Huawei prevede di utilizzare una tecnologia che chiama "logic stacking". Si tratta di un'evoluzione dei metodi di impilamento tridimensionale esistenti, in cui due chip vengono posizionati direttamente uno sopra l'altro. Questo processo consente di ottenere una densità di transistor significativamente maggiore sulla stessa area di un wafer di silicio senza richiedere una modellazione più precisa. Quest'ultima richiede strumenti EUV (litografia a ultravioletti estremi) avanzati, ai quali la Cina attualmente non ha accesso. Secondo le dichiarazioni ufficiali, la prossima generazione di processori Kirin 2026 sarà tra i primi chip disponibili in commercio a sfruttare questo approccio.

Nonostante le restrizioni attuali, la Cina avrebbe costruito, con l'aiuto di ex ingegneri di ASML, una macchina EUV parzialmente funzionante. Il dispositivo non è ancora pronto per la produzione, ma si prevede che sarà pienamente operativo entro il 2031. Insieme agli sforzi già in corso da parte di Huawei per superare la barriera dei 2 nm con tecniche come SAQP (self-aligned quadruple patterning), questo dovrebbe consentire a Huawei e SMIC di superare con successo la barriera dei 5 nm e produrre silicio ancora più denso.

È interessante notare che Huawei non ha affrontato la questione chiave di questo tipo di design durante la presentazione, ovvero il raffreddamento. Impilare più chip verticalmente uno sopra l'altro genera una quantità di calore significativamente maggiore rispetto ai design convenzionali a singolo strato.