Huawei anuncia la búsqueda de un proceso de 1,4 nanómetros con una nueva tecnología de "apilamiento".

Huawei aún se encuentra rezagada con respecto a los principales fabricantes mundiales de procesadores, como TSMC, Samsung Foundry e Intel. Si bien esta brecha tecnológica persistirá durante algún tiempo, se espera que la situación cambie pronto. Huawei ha anunciado oficialmente un ambicioso plan a largo plazo, según el cual pretende competir directamente con el avanzado proceso de fabricación de 1,4 nm de TSMC para 2031. Aunque para entonces la compañía seguirá estando una generación por detrás, este nivel de integración debería ser más que suficiente para que el ecosistema tecnológico chino siga siendo plenamente competitivo frente a sus competidores occidentales.

Para lograr este avance, Huawei planea utilizar una tecnología que denomina "apilamiento lógico". Se trata de una mejora de los métodos de apilamiento tridimensional existentes, en los que dos chips se colocan directamente uno encima del otro. Este proceso consigue una densidad de transistores significativamente mayor en la misma área de una oblea de silicio sin necesidad de un patrón más fino. Este último requiere herramientas avanzadas de litografía ultravioleta extrema (EUV), a las que China no tiene acceso actualmente. Según declaraciones oficiales, la próxima generación de procesadores Kirin 2026 estará entre los primeros chips disponibles comercialmente en aprovechar este enfoque.

A pesar de las restricciones actuales, China habría construido una máquina EUV parcialmente funcional con la ayuda de antiguos ingenieros de ASML. El dispositivo aún no está listo para la producción, pero se espera que esté completamente operativo para 2031. En combinación con los esfuerzos que Huawei ya está realizando para superar la barrera de los 2 nm con técnicas como SAQP (patrón cuádruple autoalineado), esto debería permitir a Huawei y SMIC superar con éxito la barrera de los 5 nm y producir silicio aún más denso.

Curiosamente, durante la presentación, Huawei no abordó el problema clave de este tipo de diseño: la refrigeración. Apilar varios chips verticalmente uno encima del otro genera mucho más calor que los diseños convencionales de una sola capa.