Processeur IBM doté de 100 milliards de transistors pour une intelligence artificielle six fois plus rapide

IBM a créé la sensation dans l'industrie des semi-conducteurs en annonçant une nouvelle technologie. Ses experts sont parvenus à concevoir des transistors d'une largeur de seulement 0,7 nanomètre. Concrètement, cela signifie que les fabricants de puces pourraient intégrer jusqu'à 100 milliards de transistors sur une surface de la taille d'un ongle. C'est la première fois dans l'histoire de l'informatique qu'une telle concentration de composants est réalisée dans un espace aussi réduit.

Les nouvelles puces de 0,7 nanomètre représentent un bond en avant incroyable. Elles sont 50 % plus puissantes et 70 % plus économes en énergie que les puces 2 nanomètres d'IBM de 2021, qui étaient auparavant considérées comme les plus petites au monde.

Cette miniaturisation extrême aura un impact considérable sur le domaine de l'intelligence artificielle. Les accélérateurs d'IA les plus performants actuels peuvent traiter environ 1 500 TOPS (milliards d'opérations par seconde). Les chercheurs d'IBM estiment que les nouvelles puces pourraient atteindre six fois cette performance, soit environ 9 000 TOPS. Concrètement, cela signifie que le temps d'entraînement de grands modèles de langage, qui prend actuellement environ trois mois, pourrait être réduit à quelques semaines seulement.

La clé de ce succès réside dans une nouvelle architecture appelée nanostack. Au lieu de miniaturiser les transistors sur une surface plane, les ingénieurs se sont concentrés sur la hauteur, comparant cette architecture à la construction d'un gratte-ciel de 100 étages, tandis que des concurrents comme Samsung et Intel atteignent des hauteurs d'environ 30 à 50 étages dans leurs travaux en 3D.

L'équipe a dû surmonter plusieurs obstacles techniques pour réaliser cet exploit, notamment une nouvelle méthode pour connecter deux plaquettes avec un minimum de défauts et une augmentation de 40 % de la mémoire SRAM, soit le plus grand bond en avant de la dernière décennie, s'attaquant directement au goulot d'étranglement de l'accès aux données.

Il convient de noter que cette technologie est encore au stade expérimental et que les concepteurs de puces 3D sont toujours confrontés à d'importants défis en matière de gestion thermique. En raison de l'extrême finesse des couches, la chaleur s'accumule rapidement, ce qui peut empêcher la désactivation correcte des transistors et, à terme, entraîner la défaillance de la puce entière. La production industrielle n'est pas prévue avant plusieurs années. L'utilisation généralisée des dispositifs 2 nm n'est pas attendue avant la fin de la décennie, suivie des versions 1,4 nm et 1 nm, tandis que les puces 0,7 nm sont repoussées encore plus loin.